Sustainable Wireless Network-On-chip Architectures

معماری‌های شبکه بی‌سیم پایدار روی تراشه بر توسعه الگوریتم‌های جدید مدیریت حرارتی پویا (DTM) و مقیاس‌گذاری دینامیک ولتاژ و فرکانس (DVFS) تمرکز دارد که از مزایای ذاتی معماری‌های WiNoC بهره‌برداری می‌کند. روش‌های پیشنهادی - همراه با اعتبارسنجی تجربی گسترده - مجموعاً تلاش‌هایی را برای ایجاد یک معماری NoC پایدار برای تراشه‌های چند هسته‌ای آینده نشان می‌دهند. روندهای تحقیقاتی فعلی یک تغییر پارادایم ضروری به سمت محاسبات سبز و پایدار را نشان می دهد. با استاندارد شدن اجرای CPUهای موازی کارآمد انرژی و کاهش مصرف منابع و افزایش مداوم سرعت و قدرت آنها، مسائل مربوط به انرژی به یک نگرانی قابل توجه تبدیل می شود.

نیاز به ترویج تحقیقات در محاسبات پایدار ضروری است. از آنجایی که صدها هسته در یک تراشه ادغام شده‌اند، طراحی بسته‌های موثر برای دفع حداکثر حرارت غیرممکن است. علاوه بر این، مقیاس‌بندی فناوری محدودیت‌های خنک‌سازی مقرون‌به‌صرفه را تحت فشار قرار می‌دهد و در نتیجه به تکنیک‌های طراحی مناسب برای کاهش دمای اوج نیاز دارد. پرداختن به نگرانی های حرارتی در مراحل مختلف طراحی برای موفقیت سیستم های نسل آینده بسیار مهم است. DTM و DVFS به عنوان راه حل هایی برای جلوگیری از تغییرات دمای مکانی و زمانی بالا در بین اجزای NoC ظاهر می شوند و در نتیجه کانون های شبکه محلی را کاهش می دهند.

• معماری‌های جدید پیچیده و پایدار شبکه روی تراشه را برای کاهش تأخیر و انرژی شبکه تعریف می‌کند
• مدیریت حرارتی پویا توپولوژی-آگنوستیک و تکنیک‌های مقیاس‌بندی ولتاژ و فرکانس دینامیکی را توسعه می‌دهد. li>
• راهبردهای مشترک را برای پایداری در سطح شبکه و هسته توضیح می‌دهد
• درباره الگوریتم‌های جدیدی که از مزایای ذاتی معماری‌های شبکه بی‌سیم روی تراشه استفاده می‌کنند

Sustainable Wireless Network-on-Chip Architectures focuses on developing novel Dynamic Thermal Management (DTM) and Dynamic Voltage and Frequency Scaling (DVFS) algorithms that exploit the advantages inherent in WiNoC architectures. The methodologies proposed—combined with extensive experimental validation—collectively represent efforts to create a sustainable NoC architecture for future many-core chips. Current research trends show a necessary paradigm shift towards green and sustainable computing. As implementing massively parallel energy-efficient CPUs and reducing resource consumption become standard, and their speed and power continuously increase, energy issues become a significant concern.

The need for promoting research in sustainable computing is imperative. As hundreds of cores are integrated in a single chip, designing effective packages for dissipating maximum heat is infeasible. Moreover, technology scaling is pushing the limits of affordable cooling, thereby requiring suitable design techniques to reduce peak temperatures. Addressing thermal concerns at different design stages is critical to the success of future generation systems. DTM and DVFS appear as solutions to avoid high spatial and temporal temperature variations among NoC components, and thereby mitigate local network hotspots.

• Defines new complex, sustainable network-on-chip architectures to reduce network latency and energy
• Develops topology-agnostic dynamic thermal management and dynamic voltage and frequency scaling techniques
• Describes joint strategies for network- and core-level sustainability
• Discusses novel algorithms that exploit the advantages inherent in Wireless Network-on-Chip architectures